- 课程导航
热门课程:
-
- 课程详细介绍
-
Cadence纳米集成电路设计新技术研讨会
关键字:天津集成电路研讨会|集成电路研讨会||集成电路培训班|天津集成电路培训中心
学校价格:¥ 网上优惠价:¥ 关注度:628人 总课时: 开班日期:常年 上课时段: 授课学校: 天津市集成电路行业协会 上课地点:天津华苑产业区海泰西路18号软件与服务外包产业基地北二楼 天津市集成电路行业协会、天津市集成电路设计中心、天津市集成电路设计技术培训中心、Cadence公司携手于2010年3月12日联合举办《2010年Cadence纳米集成电路设计新技术研讨会》,研讨会将着重介绍世界纳米集成电路设计技术的*新进展及Cadence®*新技术解决方案,与会者更有机会和来自Cadence的技术专家共同探讨技术难题,交流设计心得。有感兴趣,愿意参加此次研讨会的企业,请于下周三中午前(2010年3月10日)将参加人员的姓名及相应的联系方式填入报名表中传真或发邮件给我们,以便我们做好相应的安排,欢迎大家积极报名参加!研讨会地址:天津华苑产业区海泰发展六道6号海泰绿色产业基地G座905-906室天津市集成电路设计中心培训室天津市集成电路行业协会天津市集成电路设计中心附件:1,日程9:30 AM - 10:00 AM What’s Hot and New about IC?10:00 AM - 11:45AM Solve your Custom Design Challenges with Cadence Virtuoso® platform• OpenAccess database• Introduction to IC61• Simulation & Verification• Silicon Analysis11:45AM - 1:00 PM Lunch1:00PM - 2:00PM Digital IC Part I: Front-End (Logic) Design with Cadence Logic Design Team solution• Chip Planning Solutions with CPS• Conformal Products Update• Design for Test with RC/Test Update• Design for Low Power with RC/CPF2:00PM – 3:pm Digital IC Part II: Physical Implementation with Cadence Encounter® platform• LP implementation with CPF• Digital Mixed Signal Design using EDI• Advanced Technology for 32nm and below• Digital GHz Designs with over 100 MGates3:00PM - 4:00PM Packaging Design with Cadence Allegro® PCB and Packaging Design Solution• System in Package (SiP) Introduction and Development Trend• IC Packaging Basics• IC Packaging Technology Evolution• System in Packaging (SiP) Development• What’s SiP• SiP Future & Benefits• SiP Development Trends• What’s Co-design• SiP Design Flow & Challenges4:00PM - 5:00PM Enterprise Plan-to-Closure Methodology based on Cadence Incisive® Platform• Enterprise Manager• VIP Portfolio• Verification Acceleration and Emulation
2,报名表研讨会报名登记、签到表序号姓 名工作单位通讯地址联系电话E-MAIL签名午餐123456编号 班级名称 开班日期 教学点 网上优惠价 网上支付